ヤフーにこんな記事が載っていた"こんな記事!"

かの有名な宮沢賢治の"雨ニモ負ケズ"をパロったものなのだが､私は大好きですよ(笑)
これ作ったの､タイトルからもわかるように何処かの校長先生なんだとか･･･｡なんとステキな校長先生でしょうか!(笑)

この記事に疑問を持つならば､どうして小児科医の先生(?)はわざわざ学会で大々的に発表したのかですよ(笑)いや､ある意味素敵ですけどね(笑)

私の小学校の時の校長先生は､ウサギの耳を掴み上げ､暴れるウサギを指して
"ウサギの正しい持ち方はこうなんだよ｡ほら､喜んでいるでしょう?"
といわれ､私はまんまと騙されました｡
因みに､その後に本を読んだとき"ウサギは耳に毛細血管が集まっているので､絶対に耳を強く掴んだりしてはいけない"と書いてあるのを見つけ､本気でショックを受けました｡良かった､あんな持ち方しなくて･･･

今日は､今後の予定が少し立ちました｡8月から1製品来るそうです｡
私が今やっている仕事を教えつつ､次の製品辺りからフェイドアウト(笑)
で､次は何やりたいかの希望とか聞かれたんですが､まぁ･･･ね｡
レイアウトか検証かって感じですかね(苦笑)設計業務は厳しいって言われたけれど､まぁ･･･出来るはずないじゃんね!

最近､和分の積とか言われて､抵抗も止めるんだけど､並列なんだけど､結局どこの抵抗求めるんだっけ?
あれ?並列にすると､抵抗値って代わるんだっけ・・・・・
・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・あ､並列にした抵抗の合成抵抗値か!すっかり忘れてた!(本当に今思い出した)

検証という言葉って格好いいから､検証がいいですって言いそうになったんだけど､Verilog使うって言うんだよね･･･｡
私､VerilogHDLとか使った事あるけど､驚くほど出来なかった覚えがあるんだよね･･･
ホント､あの出来なさ具合はビックリだよ｡
私がこうこうこうしたいんだけどっていうのを､桐葉さんが書いてくれて､それ写してたからね･･･(遠い目)
デジタル電子回路でこれだけは､いつのも逆パターンだッたからね･･･
(いつもは私が桐葉さんに簡単にだけど教えてた)
なにせ､今の客先の面接で"Verilogやったことある人いる?"って聞かれて､絶対に手を上げるものかと心に誓ったくらいだし･･･

まぁ､久しぶりにプログラムとかやりたい気はするけれど･･･
Verilogは無理でしょ･･･orz